1. What is STA?
STA란 다음과 같습니다.
Static timing analysis (STA) is a method of validating the timing performance of a design by checking all possible paths for timing violations – synopsys
즉, 가능한 모든 path에 대하여 timing의 violation을 check하는 과정입니다.
timing violation에는 setup time violation과 hold time violation이 있습니다.
2. STA의 필요성
STA의 필요성을 설명하기 전에 먼저, STA와 반대되는 개념일 수도 있는 dynamic simulation에 대해 설명해보도록 하겠습니다.
dynamic simulation이란 회로에 가능한 모든 시뮬레이션 벡터를 넣어서 회로의 동작과 함께 타이밍을 검증하는 과정입니다. 대표적인 예로 RTL에 testbench를 물린 뒤 시뮬레이션을 진행하는 경우가 있습니다. 하지만 칩이 점점 더 복잡해지고 있는 현대에서 이러한 dynamic simulation은 많은 시간이 걸리게 되고, 이는 기업의 시장진입 속도를 늦추게 되어 결과적으로 기업의 이익에 부정적인 영향을 가져오게 됩니다. 따라서 run-time을 최대한 빨리 가져가기 위해 static timing analysis가 생겨났습니다.
STA는 회로의 논리적인 동작을 시뮬레이션하지 않고, 오로지 timing에 대해서만 분석하기 때문에 dynamic simulation에 비해 run-time이 빠르다는 장점을 가지고 있습니다.
'Physical Implementaion > STA' 카테고리의 다른 글
| STA(Static Timing Analysis) (3) - Timing 분석 (0) | 2022.08.16 |
|---|---|
| STA(Static Timing Analysis) (2) - Before Timing Analysis (0) | 2022.08.16 |
